Family list 2 family members for: JP2002049333 Derived from 2 applications.

- LIGHT EMITTING DEVICE AND ELECTRICAL EQUIPMENT Publication info: JP2002049333 A - 2002-02-15
- Light-emitting device and electric appliance
 Publication info: US2002044111 A1 2002-04-18

Data supplied from the esp@cenet database - Worldwide

LIGHT EMITTING DEVICE AND ELECTRICAL EQUIPMENT

Patent number: JP2002049333

Publication date: 2002-02-15
Inventor: YAMAZAKI SI

YAMAZAKI SHUNPEI; KOYAMA JUN; TAKAYAMA

Applicants SEMICONDUCTOR ENERGY LAB

Classifications

- Internationalt G09F9/30; H05B33/02; H05B33/04; H05B33/08;

H05B33/14; H05B33/22; G09F9/30; H05B33/02; H05B33/04; H05B33/14; H05B33/22; (IPC1-7): G09F9/30: H05B33/02: H05B33/04; H05B33/08:

H05B33/14; H05B33/22

- europeant


Application number: JP20010142693 20010514

Priority number(s): JP20010142693 20010514; JP20000140043 20000512

Report a data error here

Abstract of JP2002049333

PROBLEM TO BE SOLVED: To provide a light emitting device in which the picture is bright and which is inexpensive, and an electrical equipment using the same. SOLUTION: In this light emitting device comprising picture element parts and driving circuits on the same insulating material, all of the picture element parts and the driving circuits are formed of nchannel type semiconductor elements and the production process is simplified. As the light emitting elements disposed on the picture element parts are radiated in the direction apart from the insulating material, almost the whole of the picture electrode (which correspond to the negative electrode of EL element) becomes an effective light emitting region, therefore, can be made to be a display region effectively utilizing the area of pixel electrodes. In such a manner, the light emitting device of which picture quality is bright and which is inexpensive, can be obtained.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(a)公開特許公報 (A)

(11)特許出頭公開番号 特開2002-49333 (P2002-49333A) (43)公開日 平成14年2月15日(2002.2.15)

最終質に続く

(51) lnt. Cl. 7 G09F 9/30	談別記号 365 338	F I CO9F 9/30	365 338	Z 3K007 5C094	一十'(参考)
H05B 33/02		H05B 33/02			
33/04 33/08	奔支箭水	33/04 33/08 未請求 請求項の表	18 OL	(全21頁) 最終	4頁に続く
(21) 出頭番号 (22) 出頭日 (31) 使先核主張番号 (32) 使先相 (33) 使先核主張國	特額2001-142693(P2001-142693) 平成13年5月14日(2001.5.14) 特額2000-140043(P2000-140043) 平成12年5月12日(2000.5.12) 日本(JP)	株式 神奈 (72) 発明者 山崎 神奈 事体 (72) 発明者 小山 神奈	000153878 株式会社半導体エネルギー研究所 持容別県房本市長谷398番地 山崎 興平 特宏川県厚本市長谷398番地 株式会社学 環体エネルギー研究所内 小山 調 神宏川県厚本市長谷398巻地 株式会社学 様本川県厚本市長谷398巻地 株式会社学 様体エネルギー研究所内		
	*		機 川県厚木市長 エネルギー研		会社半

(54) [発明の名称] 発光装置および電気器具

(57)【要約】 (移正有) 【課題】 回質が明るく安価な発光装置およびそれを いた電気器具を提供する。

【解決手段】 両一の絶縁体上に画常部および駆動回路 を含む見光装配において、画常部よび駆動回路は全市 カチャネル型の平路体業で形象され、製造工のが簡単 化されている。また、画常部に設けられた見光業子は、 絶縁体から返さかる方向に放射されるため、ほぼ画常様 係(EL第子の話を141)を数十分の大型に振な なる、従って、画家電板の面積を有効に活用した表示領 域とすることができ、画質が明るく安価な見光装置が得 もれる。



【特許請求の範囲】

【請求項1】画案部および駆動回路を同一の絶縁体上に 含む発光装置において、

前記画索部および前記駆動回路を形成する全ての半導体 索子はnチャネル型の半導体素子であることを特徴とす スタッ本に

【請求項2】画素部および駆動回路を同一の絶縁体上に 含む発光装骸において、

前記画來部にはスイッチング案子および電流制御案子が 設けられ、前記駆動回路にはインバータ回路が設けられ、

前記スイッチング案子、前記電流制御案子および前配インパータ回路は全てnチャネル型の半導体案子からなることを特徴とする発光器门。

【前求項3】 請求項1または請求項2において、前配位 終体は両面もしくは片面に保護膜を設けたプラスチック 基板であることを特保とする発光装置。

【請求項4】請求項1万至請求項3のいずれか一において、前記半導体索子は薄膜トランジスタであることを特徴とする発光誌の。

【請求項 5】 請求項 1 乃至請求項 4 のいずれかーにおい て、前記駆動回路はEEMO S回路もしくはEDMOS 回路を含むことを特徴とする発光装配。

【請求項6】請求項1乃至請求項5のいずれか一において、前記国索部は核致の國素を合み、該複数の國素に 上素子が設けられていることを特徴とする発光数(1)。

【請求項7】 函素部および駆動回路を同一の絶縁体上に 含む発光装置において、

前記駆動回路は全てnチャネル型の半導体第子で形成された複数のNAND回路からなるデコーダを含むことを 30 妹婦とする衆光装い。

【請求項8】請求項7において、前記NAND四路は値 列に接続された1個のロチャネル型の半等体案子および 並列に接続された1個のロチャネル型の半等体案子を合 むことを特徴とする発光整다。

【請求項9】 両素部および駆動回路を同一の絶縁体上に 含む発光装置において、

前記駆動回路は全てnチャネル型の半導体奈子で形成されたパッファを含み、

前記パッファは第1のnチャネル型の半専件案子および 40 該第1のnチャネルの型半導件案子に真列に技統され、 且つ、該第1のnチャネル型の半導件案子のドレインを ゲートとする第2のnチャネル型の半導件案子を含むこ とを特徴とする発光整に、

【請求項10】 圏東部および駆動回路を同一の絶縁体上 に含む発光装備において、

前記駆動回路は全てnチャネル型TFTで形成された初 数のNAND回路からなるデコーダおよび全てnチャネ ル型TFTで形成されたバッファを含み、

前記パッファは第1のnチャネル型TFTおよび該第1 50

のnチャネル型TFTに直列に接続され、且つ、該第1 のnチャネル型TFTのドレインをゲートとする第2の nチャネル型TFTを含むことを特徴とする死光数日。 (請求項11) 画衆部および風励回路を何一の絶駄を上 に含む発光数質において、

前記駆動回路は巨型NTFTおよびD型NTFTで形成 された収数のフリップフロップ回路からなるシフトレジ スタを令むことを特役とする発光装口。

【節求項12】 画素部および原動回路を同一の絶録你上。 0 に含む発光蒸配において、

前記駆動回路はE型NTFTおよびD型NTFTで形成 された複数のフリップフロップ回路からなるシフトレジ スタ並びにE型NTFTおよびD型NTFTで形成され た複数のNAND回路を含むことを特級とする兜光鏡

【節求項13】 画家部および駆動回路を同一の絶録体上 に合む発光装置において、

前記画索部は複数の画線を含み、

前記画案には接致のE型NTFTおよび接致のD型NT 20 FTが設けられていることを特徴とする発光接口。

【請求項14】 画来部および思劭回路を同一の絶縁体上 に合む発光装置において、

前記画楽部は推弦の画窓を含み、

前記画素には複数のE型NTFTおよび複数のD型NT FTで形成されたSRAMが設けられていることを特点 とする発光能に、

(請求項15) 請求項13または節求項14において、 前記画案に足し案子が設けられていることを特徴とする。 報光数[1]

【請求項16】請求項1万至前求項14のいずれか一に 記載の発光装置を用いたことを特徴とする電気器内。 【請求項17】請求項1万至額求項14のいずれか一に 記載の発光装置を用いたことを特徴とするデジタルカメ

【請求項18】請求項1万至卻求項14のいずれか一に 記載の発光装置を用いたことを特配とする携帯包括。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本契明は、同一の総居が上に 国来部もよび画家部に信号を伝達するための原助回路を むり発光装置に関する。具体的には、一対の電極間に受 光性材料からなる海膜を技んだ臼子(以下、発光浴子と かう)を有する装在(以下、現光装臼という)に有効な 技術である。なお、有鉛ELディスプレイや有機発光ダ イオード(OLED:Organic Light Entiting Diode) は未発明の見光数日に含をなりる。

【0002】特に本発明は、陽哲治よび陰紅の間にEL (Electro Lusinescence) が称らされる鬼光性対例からな る薄解 (以下、EL眼という) を飲んだは予《以下、E L業子という) を有する数① (以下、EL鬼光波ごとい う) に有効な技術である。

[0003] なお、本発明に用いることのできる発光性 材料は、一重項励起もしくは三重項励起または両者の励 起を経由して発光(崩光および/または強光)するすべ ての発光性材料を含む。

【0004】また、本発明は電極間に液晶材料を挟んだ 素子(以下、液晶素子という)を有する装置(以下、液 晶表示装置という)に実施することも可能である。

[0005]

【従来の技術】近年、アクティブマトリクス型をLR光 10 装置の開発が進んでいる。アクティブマトリクス型をL 発光装置は、創業部に設けられたも回案の含々に海線ト ランジスク (以下、丁F丁という) を設け、TFTよ りEL来子におれる 電気量を剥削して 名四季の光) 輝成 を削算する。そのため、顕素数が増えても各面素に均一 に電圧を供給できるので高精能な画像を得る場合に適し でいる。

[0006] また、アクティブマトリクス型EL免光筋 面の利点は、胸外部に信号を伝送する起動回路として、 シフトレジスク、ラッチもしくはパッファといった回路 を同一の絶縁体上に下FTで形成することが可能な点で ある。これにより非常に小さく担急なEL免光装置を停 駆することが可能となった。

[0007] しかしながら、アクティブマトリクス型E L兒光接着は下Fの製造工程が接続であると、銀造コ ストが高くなるという問題を抱えていた。また、技像の TFTを同時に形成するため、製造工程が提続になると 歩留まりを確保することが難しい。特に駆動回路に動作 不見があると面離一列が動作しないといった様状欠陥を 引き起こすこともある。

[0008] ここでアクティブマトリクス型EL見光能 の基本的な構造を図18 (A) (B) に示す。図1 8 (A) において、基板1801上にはEL東子に流れ る電流を制御するためのTFT (以下、電影制置下FT1802 たいう)1802が形成され、「電影制TFT1802 には隔値1803が接続されている。また、陽値180 30上には平板EL版(EL上場を1.34%も135次で表す機材 からなる再識) 1804、陸値1805が形成され、即 値1803、有機EL版(EL上版)を150%を150%の なるEL東子1806が形成されている。

(0009) このとき、有機EL旗1804で生成され た発光は橋橋1803を透透して図中の矢印の方向に向 かって放射される。従って、 統領領軍下FT1802は 報測者から見て発光を返る遮底物となってしまい。有物 形光原線(假測者が発光を収慮しうる保鎖)を状める延 因となっていた。また、有効先低域が映り場合、明る い面像を得るには発光輝度を上げる必要があったが、 発 光輝度を上げることは有機EL版の駆励電圧を上げるご となりないたと

【0010】そこで、図18 (B) に示すような构造の 50

【00.11】このとき、有額日上頃1809で生成された光のうち後種1808何の進行したものは発と陰紅1808ので変わて関中の矢印の方向に向かって放射される。使って、接紅1808が設けられた領域すべてを有効発光領域とすることが可能となり、光取り出し効率の高いアクティブマトリクス種目、現光装置が得られる。さらに、應助母圧が低くても高い発光速度が得られる。さらに、應助母圧が低くても高い発光速度が得られ、明るい調査が得られるといった別点がある。

[0012]

【発明が解決しようとする課題】本契明は、光取り出し 効率の高い発光装置の設造コストを抑えることを課題は し、調質が到るく安価な発光抜配を提供することを課 とする。また、本発明の発光抜配を表示部に用いた調宜 が明るい表示部を有する安価な電気器具を提供すること を課題とする。

[0013]

【課題を解決するための手段】本発明者らは図1.8

(B) に示すような光取り出し効率の高いEL死光軟に を作款する場合、電流制切下下としてはカチャネル型: 「アアで用いることが望ましいと呼えた。その理由につ いて図19を用いて投明する。

(0014] 関19 (A) は関18 (B) の掲進に対して電流制算下FTにpチャネル型下下を用いた制でる。このとき、電流制切下FT1901のソースは包設供給線1902に接収され、ドレインはEL以子1903の機能に挟続される。なお、この程立では電流供給的1902の電位をV、(ローレベルの包含。ここでは対地電位に等しい。)とし、EL以子1903の陽極の○位をV。(ハイレベルの包含。ここでは5~10V。)とする必要がある。

【9015】また、電流制切下FT1901のゲートの 電位をV、とし、ソースの電位をV、とし、ドレインのCI 位をV。とする。このとき、電流制切下FT1901に かかるが一ト電圧はV。-V。、ソースとドレインとの同 にかかる電圧はV。-V。、ソースにだV、-V。ドレ イン電圧はV。-V。、交接される。変た、V、は日に分子 1903の数種の電位でもあり、電流制切下FT190 1のゲートが聞くと電波供給口1902の電位V。に近 ブく、また、ドレインの電位V。は電流供給口1902 の気役V、に近しる。 (0016)ところが、関19(A)の対抗の場合、成 減制算下下1901が関くと電位V、が変化する(V、 に近づく)ため、ゲート電圧(V、-V、)およびソース とドレインとの間にかかる低圧(V、-V、)そのものが 変化してしまう。その結果、電流制算下下1901を 流れる電流風がV、の変化とともに変化し、EL案子1 903に安定した電流を見給することができないという 問題を生じる。

【0018】以上のように、電流制御TFTのドレイン にEL来子の陰極が接続される構造の画案とする場合、 電流制御TFTとしてnチャネル型TFTを用いること が確ましいという影響を根本。

(0019) そこで本見明では、アクティブマトリクス 取の発光装成の数当コストを低減するために全ての半取 体案子(代表的には汚滅トランジスク)を n ティネル型 の半導体案子とすることを特殊とする。これにより p 子 本人型の半導体案子の設立でが削減されため死光 装置の製造工収が簡単化され製造コストを低減すること がするみ。

【0020】また、nチャネル型の半導体業子だけで感動回路を形成する点も特徴の一つである。即ち、一般的な駆動回路はnチャネル型の半導体業子とpチャネル型 20の半導体業子とを相補的に組み合わせたCMO 回路を基本に設計されるが、本発明ではnチャネル型の半等体業子のみを組み合わせて駆動回路を形成する点にも特徴がある。

{0021}

【発明の実施の形態】本発明の実施の形態では、画楽部 と、その関係部に信号を伝送するための駆動回路とを同 一の純緑体上に形成したアクティブマトリクス型EL発 光絃概を修1に示す。

【0022】図1において、芝板11上には下地となる 40 総線版12が設けられ、その上にはスイッチング素子となる下下(以下、スポッチングドアという)20 1、環流制算案子となる下下(以下、電流制質案子となる下下(以下、電流制質案子となる下下(以下、電流制質下下203 おおよびカチャネル型下下720 4 かまけるでは一両途部に設けられる下下の例としてスイッチング下下7201 および電流制費下下202 を示し、駆動回路に殴けられるインバーク回路の例としてカチャネル型下下203 および電流制費下下120 を示す。

【0023】なお、本発明は基板11としてプラスチッ 50 ともできる。

ク基板 (プラスチックフィルムを含む) を用いる場合に 特に有効な技術である。プラステック基板上にTFTを 形成するにあたって、現状においてのチャネル型FFT は良好な電気特性が得られていない。従って、全てのT FTをnチャネル型TFTで形成するという本発明はプ ラスチック基板を用いてアクティブトリクス型EL役 光装置を作鎖する上で特に有効な技術である。

(0025) なお、無線絶縁線22は室化珪楽線もしく は空化散化珪楽線 (SIOxNyで表される) であり、 6 有根絶縁線23は樹路線 (ポリイミド瓜、アクリル樹店)

図、ボリアミド膜もしくはベンソシクロプテンに刀 である。有機砂球膜23には金属位字もしくはカーボン位子を分散させても良い。その場合、比較抗が1×10⁴~1×10¹⁶ Ωmとなるように金属位子もしくはカーボン 松子の舌名品と関節することで腎健気の死生を抑制することができる。

【0026】また、ソース配館24名よびドレイン配的 25は、原現表の1族もしては2族に関する元第(好な しくはセシウム、マグネシウム、リチウム、カルシウ ム、カリウム、バリウムもしくはペリリウム)を含むた 展膜を用いることが好なしい。また金融配としてはアル ミニウム版、領海鉄もしくは強海鉄が好なしい。その値 にもピスマス銭を用いることもできる。

【0027】次に、電流制切下FT202はnチャネル型TFTであり、ソース係位26、ドレイン(領227名 よびチャネル形成係域20を含む活性①、ゲート発尿20、ゲート電極29、無機起吸収22、有機能増収3、ソース形成30並び下野事業電記31名合砂。このとき、スイッチングTFT201のドレイン配始25は①流が對下FT202のドレインを記されている。また、電流制御TFT202のドレイン傾位27に接続された闽東電極31はEL原子40の除記として和教育3

【0028】なお、画素電割31は、周期後の1数6しくは2数に関する元操(好ましてはたりかん、マグネシウム、リチウム、カルシウム、カリウム、バリウムもしくはベリリウム)を含む金属膜を用いることが好なしい。また金属膜としてはアルミニウムに、蝦湾膜のしくは渡河膜が好ましい。その他にもゼスマス膜を用いることもできる。

【0029】勿飴、スイッチングTFT201のソース 配袋24、ドレイン配線25および低流制御TFT20 2のソース配線30は、面索電極31と同時に形成され るため画素電極31と同一の材料で形成される。

【0030】また、32は金属粒子もしくはカーポン粒 子を分散させた樹脂膜(ポリイミド膜、アクリル樹脂 腹、ポリアミド膜もしくはペンゾシクロプテン膜)から なるパンクであり、比抵抗が1×10°~1×10°° □: mとなるように金版粒子もしくはカーポン粒子を含有し ている。このような比抵抗であれば成膜時にTFTの節 10 電破域を抑制することができる。また、33は有機EL 膜を含む薄臓、34はEL素子40の陽極(代表的には 啓化物導無膜からなる電標)である。

【0031】さらに、函案電板 (陰極) 31、有機EL 膜を含む薄膜33および陽極34からなるEL索子40 を覆うようにパッシベーション膜36が設けられてい る。パッシベーション腺36としては、窒化珪素腺、窒 化酸化珪素膜、炭素膜(好ましくはダイヤモンドライク・ カーポン膜)、酸化アルミニウム膜もしくは酸化タンタ ル膜を用いることができる。これらは積層しても良い。 【0032】ここで国索部における一面案の回路構成を 図2に示す。図2 (A) において、205はスイッチン グTFT201のゲート電板21a~21cにゲート電圧 を加えるためのゲート配線であり、206はEL案子4 0に流れる電流を供給する電流供給線である。また、2 07はコンデンサであり、電流制御TFT202のゲー ト電極29に加わるゲート電圧を保持するために設けら れる。この場合、電流制御TFT202のソース配線3 0をローレベルの電位 (V₄) とし、EL業子の陽極3 4をハイレベルの電位 (Va) とする。

[0033] また、一面案の別の回路構成を図2(B) に示す。図2 (B) に示した回路構成の場合、電流供給 線206と低流制御TFT202との間にEL案子20 8が形成される。この場合、電流制御TFT202のソ ース配線30をハイレベルの電位 (Va) とし、EL宗 子の陽極34をローレベルの電位 (V_L) とする。 家 た、このとき電流供給線206がE1.案子の陰極34と して機能する。

【0034】なお、ここでは一面素に2個のTFT(ス イッチングTFTおよび電流制物TFT)を設けた例を 40 示しているが、TFTの個数は3個、4個、5個、6個 もしくはそれ以上であっても良い。即ち、ソース配線2 4から入力されるビデオ信号を切り替えるスイッチング TFTおよびEL案子40に流れる低流量を制御するQ 流制御丁FTに加え、その他の信号を制御する丁FTを 設けることは可能である。

【0035】次に、駆動回路について図1を用いて説明 する。 nチャネル型TFT203は、ソース領域41、 ドレイン領域42およびチャネル形成領域43を含む括

22、有機絶縁膜23、ソース配線45並びにドレイン 配線46を含む。

[0036] また、nチャネル型TFT204は、ソー ス領域47、ドレイン領域48およびチャネル形成領急 4.9を含む活性例、ゲート絶縁以2.0、ゲート電机5 0、無機絶縁膜22、有機絶縁以23、ソース配線51 並びにnチャネル型TFT203と共選のドレイン配口 4 6 を含む。

【0037】なお、nチャネル型TFT203のソース 配線45、ドレイン配線 (nチャネル型TFT204と 共通の配線)46およびnチャネル型TFT204のソ 一ス配線51は画素電概31と同一材料で形成されてい

【0038】なお、本実施例に示すTFTはすべてエン ハンスメント型のnチャネル翌TFT(以下、E型NT FTという)で形成されているが、カチャネル鍵TFT 203もしくはロチャネル型TFT204のいずれかー 方をデブレーション型とすることもでなる。その場合、 チャネル形成領域となる半導体に周期衰の15族に厚す る元繁 (好ましくはリン) もしくは周期窓の13族に四 する元霖 (好ましくはポロン) を添加することによりエ

ンハンスメント型とデプレーション型とを作り分けるこ とができる。 [0039] また、nチャネル辺TFT203およびn チャネル型TFT204を組み合わせてNMOS回路を 形成する場合、エンハンスメント型TFT同士で形成す

る場合(以下、EEMOS回路という)と、エンハンス メント型とデプレーション型とを組み合わせて形成する 場合(以下、EDMOS何略という)がある。 【0040】ここでEEMOS回路の例を翻3 (A)

に、EDMOS回路の例を図3 (B) に示す。図3 (A) において、301、302はどちらもE型NTF Tである。また、図3 (B) において、303はE翅N TFT、304はデプレーション型のnチャネル型TF T (以下、D型NTFTという) である。

{0041] なお、図3 (A)、(B) において、V。。 は正の電圧が印加される電源(2) (正電源(2)) であり、V 。, は負の電圧が印加される電源器 (負電源器) である。 負電源線は接地電位の電源線 (接地電線筒) としても良

{0042} さらに、図3 (A) に示したEEMOS回 略もしくは図3(B)に示したEDMOS回路を用いて シフトレジスタを作級した例を聞るに示す。 図るにおい て、400、401はフリップフロップ回路である。ほ た、402、403はE型NTFTであり、E型NTF T402のゲートにはクロック保号(CL)が入力さ れ、E型NTFT403のゲートには枢性の反應したク ロック信号(CLバー)が入力される。ほた、404で 示される記号はインパータ回路であり、 翻4 (B) に示 性悶、ゲート終緑膜20、ゲート電瓶44、無線絶綠廳 50 すように、図3(A)に示したEEMOS回館もしくは

図3(B)に示したEDMOS回路が用いられる。

[0044] 本発明の実施の形態では全ての下下下を チャネル型下下乙とすることによりpチャネル型下下 を形成する工程が削減されるが、EL現光装置の製造 工程を簡略化することができる。また、それに伴って観 造工程の参望まりが向上し、EL兄光装置の製造コスト を下げることができる。

[0044]

【実施例】 (実施例1) 本実施例では、画案部とその周辺に設けられる緊動回路を同一の絶縁体上に製造する方 10 法について説明する。但し、説明を簡単にするために、駆動回路に関してはロチャネル型TFTを組み合わせたNMO 5回路を図示するととさする。

【0045】まず、図5 (A) に示すように、プラスチックからなを終練す501を用意する。本実施例ではプラスチックからなを終験体501として、プラスチック 活板501kの回筒 (定面および原面) に保護療 (段陰 版、具体的にはダイヤモンドライクカーボン原) 501 b、501をコーティングした絶験体を用まする。約略、片面(装面もしくは裏面)に保護膜を設けた構成と 20しても釣い。

【0046】 次に絶録体501上に下地膜502を30 0nmの房をに形成する。本実施例では下継続502と して金化散で生薬膜をスパック法で積弱して用いる。こ の時、絶縁体501に接する層の窒素過度を10~25 wt%としておき、他の層よりも高めに窒素を含有させ るとしておき、他の層よりも高めに窒素を含有させ

[0048] なお、非品質半準体集に販定する必要はなく、非品質構造を含む半率体膜 (数結晶半等体膜を含む) であれば良い、非品質半等体膜としては非品質珪深もしくは非品質シリコンゲルマニウム膜を用いることができる。また、膜厚は20~100 nmの厚さであれば良い。

[0049] そして、公知のレーザー結晶化法を用いて、 非品質注票限の結晶化を行い、結晶質半導体限503を 4 形成する。なお、本実施例では固体レーザー(具体的に はNd: YAGレーザーの第2高面数)を用いるが、エ キシマレーザーを用いても良い。また、結晶化方法はプ ラスチックからなる起際体501の副熱性が許す範囲で あれば伽的なる手段を用いても良い。

[0050] 次に、図5(B)に示すように、結晶質学 消体膜503を1回目のフォトリソグラフィエ程により エッチングレて島状の半導体膜504~507を形成す る。これらは後にTFTの括性層となる半導体膜であ 10 【0051】なお、本実施例ではTFTの活性脛として 結品質半導体膜を用いているが、非晶質半導体膜を括性 豚として用いることも可能である。

もしくはガリウム)を用いることができる。なお、この 保護院は不転物を添加する際に結品質珪来膜が直接プラ ズマに曝されないようにするためと、微妙な過度制御を 可能にするために設ける。

[0053]また、このとき添加されるp型不純物元寫の進度は、1×10¹¹ ~ 6×10¹¹ ions/cd (代表的には1×10¹¹ ~ 1×10¹¹ ions/cd)とすれば魚い。この浪度で添加されたp型不延物元深はロテヤネル型TFTのしさい値電圧の関節に用いられる。

[0054] 次に、半導体照504~507の表面を洗 浄する。まず、オゾンを含む能水を用いて表面を洗浄す る。その底、表面に買い酸化度が形成されるため、さら た18に搭収したフッ酸水溶液を用いて買い酸化度を設 まする。この処理により半導体照504~507の級配 は6mg/1以上とすることが好なしい。これら一道の 切別は大便散することなく行われる。

【0055】そして、半導体線504~507を配って... ゲート絶線線508をスパッタ法で形成する。ゲート倫 線線508としては、10~200mm、呼なしくは5 0~150nmの厚さの珪深を含む絶線線を用いればあ い。これは単層構造でも振り続きでもあい。本実施例で

は115ヵm原の変化酸化取来調を用いる。 (0056) 本実施例では、半期体面504~507の 表面洗浄からゲート地段度508の形成までを大気間は することなく行い、半期体面504~507とゲート位 お頭508の列面における所象のおよび界面ゆの低近し を図っている。この場合、洗浄面とスパッタ室とを少な くともずしたマルチチャンパー方変(もしくはインライ ン方変)の数配を用いれば良い。

[0057]次に、第1の専電回509として30nm 原の望化ゲンケル膜を形成し、さちに32の導電回51 0として370nmのタングステン間を形成する。磁性 も第10事電限としてダングステンロ、第2の導電回と してアルミニウム合金膜を用いる組み合かせ、または33 1の専電膜としてチタン回、第2の電電回としてタング ステン酸を用いる組み合わせを用いてセタング ステン酸を用いる組み合わせを用いても良い。

[0058] これらの金属腹はスパック法で形成すれば 負い。また、スパッタガスとしてXe、NeΦの不循位 ガスを添加すると応力による顔はがれを防止することが できる。また、タングステンターゲットの純度を99. 9999%とすることで、抵抗率が20μΩcm以下の 低抵抗なタングステン膜を形成することができる。

(0059)また、前述の半消体膜504~607の表面洗浄から第2の消化膜510の形成までを大気開放することなく行うことも可能である。この場合、洗浄盆、総縁膜を形成するスパック室および場場膜を形成するスパック変をかなくとも有したマルチチャンバー方式(もしくはインライン方式)を設定を用いれば長い

【0060】次に、レジストマスク511a~511gを 形成し、第10房電線509及び第2の薄電線510を 10 エッチングする。なお、本明画番中ではここで行うエッ チング処理を第1のエッチング処理と呼ぶ、(図5 (C))

【0061】本実施例では、ICP (Inductively Coupled Plasma: 誘導結合型プラズマ) を用いたエッチング 方法を採用する。

[0062]まず、エッチングガスとして四フッ化設会(CF)ガス、塩溶(CI)ガスもよび酸素(O)ガスの製合ガスを用い、1P # 00圧力とする。このとを各ガスの機量は、四フッ化炭素ガスが2.5×10°m 20 がm/m in、酸溶ガスが1.0×10°m/m inである。

[0063] そして、この状態でコイル型の電紙に50 のWのRF電力 (13.56MHz) を印加してプラズ マを生成する。また、基板を乗せたステーシには自己パ イアス種圧として150WのRF電力 (13.56MH 2) を印加して、負の自己パイアスが基板に加わるよう にする。このエッチング条件を第1のエッチング条件と 呼ぶ。

[0064] これにより第20項電銀 (タングステン 類) 510が選択的にエッチングされる。これはエッチ ングガスに既常が加わることで第10項電銀 (金化タン クル親) のエッチングの進行が経端に速ぐなるためであ る。また、レジストマスク511c=511cの後退を何 用して15~45°のテーパー角を有するテーパーを容 する状とすることができる。第10エッチング条件で は約25°のテーパー角を得ることができる。第10

【0065】なお、テーパーとは、電極の端部における 端面が割めになった部分であり、下地との角度はテーパ 一角と呼ばれる。また、テーパーを有する形状とは電極 40 端部があるテーパー角を持って斜めになった形状であ り、台形はテーパーを有する形状に含まれる。

【0066] 水に、エッチングガスを四フッ化炭素ガス および塩素ガスの配合ガスにしてエッチングを行う。こ のとき圧力を1Pa、各ガスの残晶は、四フへ投棄ガ スおよび塩素ガスともに3.0×10[™] m[™]/m 1 n r o あ、また、コイル型の電隔には500WのR下電力を印 加し、基板を乗せたステージには自己パイプス電圧とし て20WのR下電力を印加する。この条件を第2のエッ テング条件と呼ぶ。 [0067] こうして、第1の専電線と第2の導電線と の積層数からなるゲート電配512~516並びにスイ チングTFTのソース記録517およびドレイン配置 518が形成される。

【0068】次に、ゲート報覧512~516、ソース配線517 およびドレイン配線518をマスクとして自己整合的に n型不純物元線 (本実施例ではリン)を振加する。こうして形成される不純物領域519~527に ln型不純物元素が1×10¹²~1×10¹³ alons/cd (代表的には2×10¹³~6×10¹³ alons/cd) の直 度で含まれる。これらの不純物領域519~527kn チャネル型TFTのソース領域およびドレイン領域を浮波する。

(0069) 太に、レジストマスク511a~511a~ そのまま用いてゲート電板のエッチングを行う。このエ ッチング条件に第1のエッチング条件において、自己パ イアス環圧を20Wとしたエッチング条件と方れば成 い、この条件では第2の準度は(ケングステン形)のみ が選択的にエッチングされ、第2の環境版からなるゲート電程(以下、第2ゲート電配という。528~53 、第2の電機からなるシース配向(以下、第2ゲース 、第2の電機からなるシース配向(以下、第2ゲース ス配機という)533および第2の事電版からなるドレ イン配線(以下、第2ドレイン配向という)534が3 成される。(個5(D))

【0070】 次に、図5(E)に示すように、レジストマスク511a~511aをそのまま用いて、1 型不純的元素(本実施例ではリン)を返加する。この工程では第2グート電低528~532がマスクとして機宜し、11型不純砂元素が2×10′′~5×10′′*atoms/cf′(今 表的には5×10′′~5×10′′*atoms/cf′)の漫匠で含まれた1型不純砂原域535~544が形成される。なお、未明無管ではこの機で1型不純砂原域518~12年にすった不純砂原域を10型不純砂原域(b)と呼ぶことにす

【0071】また、ここでの添加条件は、リンが浮1の 非電限およびゲート総線根を頂張して半導体銀に到記す るよう加速電圧を70~120kV(本実施例では90 kV)と高めに設定する。

[0072] 次に、図6(A)に示すように、ゲートは 接頭508をドライエッチング社によりエッチングし、 互いに両立したゲート地駅回545~549を形成す る。なお、本実施例ではn型不統物原位(a)519~ 527が最呈するようにゲート地駅回をエッチングした 例を示しているが、n型不純物原位(a)519~52 7の表面にゲート地駅頭が残っていても良い。

【0073】このエッチング条件は、エッチングガスとしてCHF、(三フッ化模容) ガスを3.5×10'm'/minの流色で低い、エッチング圧力を7.3×10'Paとする。また、印加公力は800甲とする。 【0074】このと台、第1の事電風・途化タンタル 限)が同時にエッチングされ、第1の専電膜からなるゲート電極(以下、第1ゲート電極という) 550~55 4が形成される。従って、本実施例に示すEL発光装置 は、第1ゲート電極と第2ゲート電極とを模層した構造 のゲート電極を有する。

【0075]また、図6(A)に示すように、第1ゲート電信550は12型不純物領域(b)535、536に一部が重なる(ゲート終長機を45を介して重なる)ことになる。即ち、12型不純物領域(b)535、536は第1ゲート電信550ピゲート終議費545を介して10重なる領域を350、5350および第1ゲート報記550にゲート終展費545を介して10年なる領域を350、5350および第1ゲート報記550にゲート終展費545を介して重ならない領域536、5360を変むと言ってもあい。

[0076] なお、第19一ト電極550はゲート電板 の一部として機能するが、第19ゲート電板550にゲー ト投線版645を介して東なった領域535a、536a はホットキャリア効果の低減に有効である。これにより ホットキャリア効果に配射する光を剥削することがで きる。以上の特徴は全てのFTに共適である。

[0077] 次に、図6(B)に示すように、添加され 20 たり型不純物元素を活性化する。活性化手段としては、 レーザーアニールが好ましい。 約数、ブラスチック基数 ち01の耐熱性が許せば、ランプアニール、ファーネ スアニールもしくはそれらとレーザーアニールを併用し た手段を用いても良い。 たね、このとき処理質面気中の 配業適度を極力低くしておくことが望ましい。 これはゲート電極の酸化を誇くためであり、 望ましくは酸素適度 を1pm版でする。

[0078]次に、図6 (C)に示すように、望化珪線 膜もしくは望化酸化珪染膜からなる無機総線膜555を30 50~200nmの厚さに形成する。この無機総線膜5 51はスパック独で形成すれば良い。

【0079】その後、水漿(H,) ガスもしくはアンモニア(NH。) ガスを用いたプラズマ処理により水素化 処理を行う。水素化処理が検丁したら、有線終降線556として可視光を透過する樹脂銀を1~2 μωの厚さた 形成する。 根廷限をしては、ポリイミド縣、ポリアミド縣、アクリル樹脂酸もしくはBCB(ペンゾンクロブテン) 膜を用いれば良い。また、感光性樹脂酸を用いることも可能である。

【0080】なお、本実施例では無機総縁膜555および有機総繰膜556の積層膜を層間総縁膜と呼ぶ。

 14 その場合においても大気開放しないで連続形成すること が望ましい。

【0082】ここで画素電源563の最表面が仕事関係の小さい金原面となるようにすることは重要である。これは回素電優563がそのまま足し無子の陰極として別能することになるからである。そのため、少なくとも口素電優563の最美面は周期表の1歳もしくは2款に見る元素を含む金原膜また世ピママズ(日)即とすることが好ましい。また、配繳557~562は画素電影563と同時に形成されるめ、同一の場電膜で形成者あることになる。

[0083] このとき、配轍567、559はNMOS 回路のソース配線、558はドレイン配線として機能す あ。また、記載560はソース配倒517とスイッチン グTFTのソース係域とを電気的に接続する配館として 提施し、配線561はドレイン配数518とスイッチン グTFTのドレイン解鍵5618とスイッチン グTFTのドレイン解鍵5618とスイッチン 位置がある。また、562は電流制切TFTのソース配 線(電流供給線に相当する)であり、563は電流制切 TFTの画車報報である。

【0084】次に、図7に示すように図末気包563の 端部を覆う純緑顔(以下、バンクという)564を形成 する。バンク564は100~400nmの珪液を含む 純緑酸もしくは有機材脂酸をパターニングして形成すれ 行食い、このバンク564に国家と関係との間(国家官 超と面菜電復との間)を埋めるように形成される。 次た、次に形成する光温等の有徴に上版が国家電包56次の 3の端部に直接触れないようにする目的もある。

【0085】 なお、バンク564 は絶敗級であるため、 成践時における東子の静電破板には注意が必要である。 本実施例ではバンク564 の対例となる危絶戯中にカー ポン粒子や金原粒子を添加して抵抗等を下げ、静電気の 気生を抑制する。このは、抵抗等眩 1×10°~1×1 0°□m(好ましくは1×10°~1×10°□m)と なるようヒカーボン粒子や金原粒子の添加且を調節すれ ば食い。

(0086)次に、EL型565を複形株により形成する。なお、本実施的では、正孔性入層もよび発光層の印 層体をEL層に呼んでいる。即ら、発光所に対して正孔 り 注入間、正孔除送間、正孔阻止即、包子等送回、包子性 入層もしくは電子阻止層を組み合わせた和層体をELD 上定範する。なお、これらは有性材質であっても無切替料であっても良いし、高分子であっても使分子であって

[0087] 本実施例では、まず電子往入団とレてフッ 作リテウム(LiF)版を20 nmの即さに成口し、さ らに発光限としてアルミキノリラト側が(Al lo.)を 80 nmの厚さに形成する。彼た、鬼光団に対して現だ 中心となるドーパント(代表的には蛍光色(2) を共謀口 たより添加しても食い。このドーパントとして、三違刃 励起を経由して発光する有機材料を用いても良い。

(0088) 次に、EL場565を形成したら、仕事関数が大きく、可視光に対して透明な散化物等電域からなる陽極566を300 nmの厚定に形成する。本実施育では、酸化歪砂に放化ガリウルを活加した酸化物等電域と取消法を用いて形成する。正た、他の酸化物等電域として、酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物からなる酸化物等電域を用いることも可能である。こうして画素電域(段階)563、EL層5655は以機種566を含むEL業子5610

1008割りなお、陽極566を形成した後、EL業子 567を完全に受うさしてしてバッシペーション膜56 を設けることは有効である。パッシペーション膜56 8としては、炭末膜、窒化珪末膜もしくは窒化酸化珪素 膜を含む起料膜からなり、弦絶線膜を単層もしくは組み 合わせた機関で用いる。

100901 この際、カバレッジの食い腺をバッシベーション膜として用いることが好ましく、炭素原、特にDLC (ダイヤモンドライクカーボン) 膜を用いることは 20 名効である。 DLC 膜は金重から100℃に下の温度範囲で成段可能であるため、配移性の底い EL服 565の上方にも容易に成膜することができる。また、DLC膜に設案に対するプロッキング効果が高く、EL服 565の酸化を抑制することが可能である。そのため、この暖に減く対止工程を行う間に EL服 565 が敏化するといった問題を防止できる。

【0091】さらに、パッシペーション膜568上に射止対569を設け、カパー材570を貼り合わせる。針 止対569をとしては気外珠硬化樹脂を用いれば食く、内 部に吸湿効果を有する物質もしくは酸化防止効果を有す る物質を設けることは有効である。また、本実施網にお いてカパー材570はブラステック フィルムも含む)5704の回節に改実膜(好ましくは ダイヤモンドライクカーポン膜)570b、570cを用 いる。

【0092】こうして図7に示すような構造のEL発光 装置が完成する。なお、パンク564を形成した後、パ ッシペーション競568を形成するまでの工程をマルチ チャンパーガ玄(またはインライン方式)の成膜装置を 40 用いて、大気教徒すでに連続的に処理することは有効で ある。また、さらに発展させてカバー材570を貼り合 わせる工程までを大気解放せずに選択的に処理すること も可能である。

 型EL発光装置よりも少ない。

[0094] 即ち、TFTの製造工程が大幅に簡単化されており、歩留まりの向上および製造コストの低減が実現できる。また、TFTおよびEL栗子がブラスチック 遊板を母体とする絶縁体(カバー域も含む)で挟まれた構造となったおり、非常にフレキシブルで軽量なEL鬼 光装板をも実現できる。

[0095] さらに、図6(A)を用いて説明したように、第1ゲート電話にゲート絶謀機を介して重なる不顧 物領域を設けることによりホットキャリア効果に起因する劣化に強いカチャネル型TFTを影変することができる。そのため、信頼性の高いEL保光装置を実現でき

【0096】また、本実施例のEL 発光装置の回路構成 例を図8に示す。なお、本実施例ではデジタル駆動を行 うための回路構成を示す。本実施例では、ソース側駆動 回路801、画業部806度がゲート側駆動回路807 を有している。なお、本明細書中において、駆動回路と はソース側駆動回路およびゲート側駆動回路を含めた総・ 私である。

100977 ソース削取助回路801は、シフトレジス タ802、ラッチ (A) 803、ラッチ (B) 804、 パッファ805を設けている。なね、アナログ取動の場 合はラッチ (A)、(B) の代わりにサンプリング回路 (トランスファゲートもしくはアナログスイッチともい り) を設ければ良い。また、アートの認動の間807 は、シフトレジスタ808、パッファ809を設けてい る。なね、シフトレジスタ802、808としては関4 に示したシフトレジスタ802、808としては関4

(0098)また、未実施例において、国業部806は 複数の回素をさみ、その複数の回素を日業子が設けら れている。このとき、EL素子の陰極に (0099)これらシースの駆動の路を11まよびゲート が関数的路807は全てカチャネル型サドサで派さ れ、全ての回路は図3(A)に示したEEMOS回路を 北、全ての回路は図3(A)に示したEEMOS回路を 此べると消費を引きず上がってしまう妨、もともとC MOS回路を以前の路に用いたEL発光整度は95%至 くの電力が画業部で消費されているので、多少NMOS 回路を用いることで駆動回路の消費電力が上がったとし てもきばと開始とはたちたとして でもきばと開めまれているので、多少NMOS

【010日 なお、図示していないが、国来部806を 技んマケート側駆動回路807の区分側にさらにゲート 側駆動回路を設けても良い。この場合、双方は同じ排棄 でケート配線を共有しており、片方が壊れても残った方 からゲート信号を送って画来部を正常に動作させるよう な様点とする

【0101】なお、上記構成は、図5~図7に示した製造工程に従ってTFTを作製することによって実現する

ことができる。また、本実施例では画楽師と収勢回路の 構成のみ示しているが、本実施例の設造工程に従えば、 その他にも毎月分割回路、D/A コンパーク、オペアン ブ、 r 補正回路などの治理回路を同一の絶縁体上に形成 可能であり、さらにはメモリやマイクロプロセッサをも 形成しうる。

(0102) さらに、EL素子を保護するための対止 はまたは対入」工程まで行った後の本実施例のEL発発 装置について図9(A)、(5)を用いて説明する。な お、必要に応じて図5〜図8で用いた符号を引用する。 (0103)図9(A)は、EL素の付はまでを行っ た状態を示す上面図、図9(B)は図9(A)をAー A、で切断した所面図である。点線でまれた801 リース制度影向路、806は画業部、807はゲート飼 駆動図形である。また、901はカバー材、902は精 リシール材、903は第2シール材であり、領1シール 材902で図まれた内側には対止材907が続けられ

101041 なお、904はソース側駆動回路801及 びゲート側駆動回路807に入力される信号を伝送する 20 ための配線でもり、外部入力端子となるFPC (フレキ シブルブリントサーキット)905からビデオ信号やク ロック信号を受け取る。ため、こではFPCしか関係 されていないが、このFPCにはプリント記録基盤(P WB)が取り付けられていても良い、また、C G (Chip On Glass)により1.Cを基板上に実装して も良い。

【0105】本明細審におけるEL発光装置には、EL 発光装置本体だけでなく、それにFPC、TCPもしく 30 はPWBが取り付けられた状態をも含むものとする。

【0.10.6】次に、断面納点について図9 (B) を用いて限明する、熱機体501の上方には画業部806.グート側駆動回路807が形成されており、開業部806 は電流制算用下下1604とそのドレインに電気的に接続された画業電後53を立
は数の画業にしり形成される。また、グート側駆動回路807はロチャネル型下 FT601とロチャル型下下1602と短か合わせたNMOS回路(図3参照)を用いて球波される。

【0107】 両来電橋563はE1 東子の陰極として機 40 能する。また、画来電極563の両端にはバンク564 が形成され、画来電極563上にはE1屋56534よび E1 東子の陰極566が形成される。陽極566は全断 来に共通の配線としても複盤し、接続配線904を経由 してFPC905で気勢しては接触されている。さらに、 画素部806及びゲート側駆動回路807に含まれる素 子は全て脱極566およびパッシペーション膜567で 種われている。

【0108】また、第1シール材902によりカバー材901が貼り合わされている。なお、カバー材901と 50

EL票子の問題を確保するために機能観からなるスペーサを設けても良い。そして、第1シール材902の内側には対止材907が完成されている。なお、第1シール材902、対止材907としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材902はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、対止材907の内部に吸湿効果をもつ物質・や酸化防止効果をもつの物質を含含させても良い。

【0109】EL架子を覆うようにして設けられた対止 0 材907はカバー材901を接着するための接着剤としても機能する。また、本実施側ではカバー材901を構 成するプラステック選ע901iの材料としてFRP の iberglass-Reinforced Plastics)、PVP(ポリピニ ルプロライド)、マイラー、ポリエステルまたはアクリ ルを用いることができる。

【0110】 さらに本実施例ではプラスチック基板90 1aの両面に保護機として炭準膜(具体的にはダイヤモンドライクカーボン膜)901b、901b、201eを2~30n mの厚さに設けている。このような炭準膜は、酸率 1bの 近水の使入を防ぐとともにプラスチック基板901sに 表面を複数的に保護する役割をもつ。また、外側の炭素 膜901bに偏光板(代表的には円偏光板)を貼り付け ることも可能である。

【0111】また、封止材907を用いてカバー材90 1を接替した後、封止材907の側面(成星面)を硬う ように第2シール材903を設ける。第2シール材90 3は第1シール材902と同じ材料を用いることができ る。

【0112】以上のような構造で日上業子を封止材90 7に対入することにより、日上業子を外部から完全に塞 断することができ、外部から水分や散業等の日上層の確 化による劣化を促す物質が侵入することを防ぐことがで きる。従つて、信無性の高い日上見光装置が得られる。 【0113】【実施例2】本実施例では、実施例1に示 した日上兒光装置とは異なる構造で日上業子を封止した 別について図10(A)、(B) を用いて説明する。な お、図9と同一の部分については同一の符号を用いる。 また、図10(B) は関10(A)をA-A、で切断し た新面数である。

【0114】まず、木実路例ではTFTおよびEL 業子 を形成する純森体1001としてプラスチックフィルム 1001aの両面を受援機として検索機(具体的にはダ イヤモンドライクカーボン側)1001b、1001cで コーティング(核硬)したものを用いる。なお、プラス チックフィルム1001iの両面に検索機1001b、1 001cを成績する遂はロールトゥロール方式を用いれ げたい。

【0115】また、実施例1に従ってE1票子まで作製した基板に、封止材907を用いてカバー材1002を貼り合わせる。カバー材1002としてもプラスチック

フィルム1002sの両面を保護膜として炭業膜(具体 的にはダイヤモンドライクカーボン膜)1002b,1 002cでコーティングしたものを用いる。さらに、カ パー材1002の端面(端部)は第2シール材1003 により對止する。

【0116】 (実施例3) 本実施例では、実施例1において デャネル型TFT601をデブレーション型とし、 n チャネル型TFT602、スイッチングTFT603および転割増TFT604をエンハンスメント型とする場合について放明する。

[0117] まず、実施例1に従って図5 (A) の状態 を得る。次に、スパック法で100~150nmの微化 建来観1101を成膜し、その上にnチャネル型TFT 601となる仮数にレジストマスク1102を形成す る。(図11(A))

[0118] 次に、レジストマスク1102を用いて結 風質半高体配 503に用理なの13旅に属する元素 (本 実施例ではポロン) を添加する。こうして1×10"~ 5×10" aloas/cwf 代表的には1×10"~1×1 0×10" aloas/cwf 代表的には1×10"~1×1 03 およびポロンが添加されなかった仮域1104が形 成される、(図116)

(図11(C))

【0120】この後の工程は、実施例1に従えば良い。 本実施例の場合、半導体膜1105を用いて形成された カチャネル型TFTはデブレーション型TFT(即ちノ ーマリオンののチャネル型TFT)となり、半等体膜1 106~1108を用いて形成されたのチャネル型TF Tはエンハンスメント型TFT(即ちノーマリオフのの チャネル型TFT)となる。

【0121】本実施例を実施した場合、上記方法で形成されたデブレーション型TFTおよびエンハンスメント型TFTを担み合わせて、図3 (B) に示したEDMOS回路を形成することができる。

【0122】なお、本実施例ではポロンを半導体限に動加することによってしきい結準圧を正の方向にシフトさせ、ポロンの添加されたチャネル形成領域を含むTFTをエンハンスメント型とする例を示したが、周期表の15族に属する元素(代表的にはり>もしては栄素)を平50

等体限に添加することによってしきい値電圧を負の方向 にシフトさせ、周期表の15歳に属する元素の添加され たチャネル形成原域を含むTFTをデブレーション型と することも可能である。

[0123] なお、本実施例は実施例1もしくは実施例2と組み合わせて実施することが可能である。

[0.124] (実施例4) 本実施例では、ソース側駆動 回路およびゲー模駅動画路を全て巨型NTFTで施成 した場合について図12~図14を用いて限明する。本 10 兒明ではシフトレジスタの代わりにnチャネル型TFT

のみを用いたデコーダを用いる。

[0125] 図12はゲート領販売回路の何である。図12において、100がゲート側販売回路のデコーダ、101がゲート側販売回路のアコーダ、101がゲート側販売時後のパッファ筋である。なお、パッファ郎とは役扱のパッファ(援電増幅器)が集積化された部分を指す。また、パッファとは後段の影響を前段に与えずに駆動を行う回路を指す。

【0127】選択線の本数はゲート側駆動回路から出力 されもゲート配線が向列あるかによってその数が決ま る。例えばVGA表示の固索部をもつ場合はゲート配線 が480本となるため、9511分(n=9に相当する) で合計18本の選択線が必要となる。選択線102は関 13のタイミングチャートに示す個号を迅送する。図1 3に示すように、A1の阅读数を1とすると、A2の個

波数は2-1倍、A3の周波数は2-1倍、Anの周波数は

2 *** *** | 僧となる。
[(0128] また、103aは第1段のNAND回路
(NANDセルともいう)、103bは第2段のNAN
D回路、103cは第1段のNAND回路である。NA
ND回路はゲート記載の本製力が必要であり、こでは
の個必要となる。即ち、未見明ではデコーダ100が

複数のNAND回路からなる。
[0129]また、NAND回路103a~103cは、
nチャネル型TFT104~109が組み合わされてN
AND回路を形成している。なお、実際には2n個のT
FTがNAND回路103に用いられている。また、n
チャネル型TFT104~109の各々のゲートは選択
線102 (A1、A1バー、A2、A2バー…An、A
nバー)のいずれかた接続されている。

[0130] このとき、NAND回路103aにおいて、A1、A2…An にれらを正の選択線と呼ぶりのいずれかに接続されたゲートを有するロチャネル型TFT104~106は、互いに並列に接続されており、共

通のソースとして負電振載 (V₁₁) 110に接続され、 共通のドレインとして出力線71に接接されている。ま た。A1パー、A2パー・A7パー(これらも角の選択 線と呼ぶ)のいずれかに接続されたゲートを有するのチ ヤネル型TFT107~109は、互いに直列に接続されており、包 がはいたのでは一分では、ロースでは のソースが正電源線 (V₁₁) 112に接続され、もう一 力の回筒線上位置するのチャネル型TFT107のドレ インが出力線11に接続されている。

[0131] 以上のように、本発明においてNAND回 10 結は直列に接続された内側のロチャネル型TFTおよび 並列に接続された内側のロチャネル型TFTを含む。促 し、内側のNAND回路10 Sar~10 Sacとおいて、ロ チャネル型TFTと選択機との組み合わせはマイて異な る。即ち、出力線11 には必ず1 本しか選択されないよ うになっており、選択線10 2には出力線111か端か ち履行に張うされていくような行動が入った。

[0132]次に、パッファ部101はNAND回路1 03a~103cの名々に対応して複数のパッファ113 a~113cにより形成されている。但しパッファ113 20 a~113cはいずれも同一構造で良い。

【0133】また、パッファ113e~113cはnテキネル型下FT114~116を用いて形成される。デコーダからの出力積111はnティネル型下FT114 (第10nティネル型下FT114 (第10nティネル型TFT1114に正電源線 (V_{**}) 1.17をソースとし、画楽部に減くゲートに積118をドレインとする。また、nティネル型TFT115 (第20 nティネル型TFT) に正電源線 (V_{**}) 1.117をゲートとし、食電源線 (V_{**}) 1.19をソースとし、ゲート 30配線118をドレインとして常時オン状態となっている。

[0134] 即ち、本発明において、パッファ113a ~113cは第1のnチャネル型TFT (nチャネル型 TFT114) および第1のnチャネル型TFTに直列 に接続され、且つ、第1のnチャネル型TFTのドレイ ンをゲートとする第2のnチャネル型TFT (nチャネ ル型TFT115) を含む。

【0135】また、nチャネル型TFT116 (第3のnチャネル型TFT) はリセット信号線 (Resel) をゲートとし、負電源線 (V_{**}) 119をソースとし、ゲート配線118をドレインとする。なお、負電源線

(V₁₁) 119は接地電源線 (GND) としても構わない。

【0136】このとき、nチャネル型TFT115のチャネル値(W1とする)とnチャネル型TFT114の チャネル値(W2とする)との間にはW1くW2の関係がある。なお、チャネル幅とはチャネル長に垂直な方向におけるチャネル形成領域の長さである。

【0137】パッファ113aの動作は次の通りであ

る。まず出力線111に負電圧が加えられているとき、 カチャネル型TFT114はオフが類(チャネルが形成 されていなが、蛇)となる。一方でのチャネル型TFT 115は常にオン状態(チャネルが形成されている状 第)であるため、ゲート配線118には負電源線119 の電圧が加えられる。

22

【0138】ところが、出力線111に正常圧が加えられた場合、ロチャネル型TFT114がオン状態となる。このとき、ロチャネル型TFT114のチャネル幅 がロチャネル型TFT115のチャネル幅よりも大きいため、ゲート配線118の電位はロチャネル型TFT114個の出力に引っ張られ、起来的に正電距線117の間下がゲート配線118で加えられる。

(0.139) 従って、ゲート配線11 Bは、出力線11 1に正低圧が加えられるときは正低圧 (国家のスイッテング架子として用いるnチャネル型下下がオン状態になるような電圧) を出力し、出力線11 に負電圧が加えられているときは常に負電圧 (س家のスイッチング案子として用いるnチャネル型下下がオフ状態になるような電圧) を出力する。

[0140] なお、nチャネル型TFT116は正電圧 が加えられたゲート記載118を強制的に負電に引き 下げるリセットスイッチとして用いられる。即ち、ゲー ト記載118の選択期間が終了したら、リセット個号を 入力してゲート記載118に負電圧を加える。個しnチャネル型TFT116は終わることもできる。

【0141】以上のような動作のゲート側駆動回路によりゲート区数が組書に選択されることになる。次に、ソース側駆動回路の構成を関14に示す。図14に示すり、一ス側駆動回路にデコーダ121、ラッチ122およびパッファ第123を含む。なお、デコーダ121およびパッファ第123の構成はゲート側駆動回路と同様であるので、ここでの説明は含略する。

【6142】図14に示すソース側駆動回路の場合、ラッチ122は第1段目のラッチ124および第2段目のラッチ124および第2段目のラッチ125は、各々川側のロチャネル型TFT126a-126で形成される役扱の単位ユニット127a及近127bを有する。プコーダ121からの出力線128は単位ユニット127aを形成するのがサインスを表現する、なお、旧は任意の報彙のエフト126a-126cのゲートに入れたれる。なお、旧は任意の報彙である。

[0143] 例えば、VGA表示の場合、ソース配線の 本数は640本である。m=1の場合はNAND回路 640個宏宏とかり、宏沢線は20本(10)的けらに相 当する) 必要となる。しかし、m=8とすると必要なN AND回路は80個となり、必要な選択線は14本(7 的1分に相当する)となる。即ち、ソース配線の干燥 M本とすると、必要なNAND回路は(M/m) 観さな 10144] モして、nデャネル型TFT126a-126cのソースは含ませずが信号線(V1、V2--12k)129に接続される。即ち、出力線128に正確が加えられると一斉にnディネル型TFT126a-126cが加えられると一方にnディネル型TFT126a-126cが加入は悲となり、名々に対応するビデオ信号が取り込まれる。また、こうして取り込まれたビデオ信号は、nディネル型TFT126a-126cの含々に接続されたシデナサ130a-130cに保持される。

[0145] また、第2段目のラッチ125も複数の単位ユニット1276を相、単位ユニット1276を相、単位ユニット1276は四回 10の月チャネル型TFT131a~131cのゲートはすべてラッチ信号線132に負担がある。カチャネル型TFT131a~151cのゲートはすべてラッチ信号線132に負電圧が加えられると一斉にカチャネル型TFT131a~131cがオン状態となる。

(0146) その結果、コンデンサ130k~130cに 保持されていた信号が、nチャネル型TFT131a~ 131cの名々に独放されたコンデンサ133a~133 cに保持されると同時にバッファ123へと出力され る、そして、図13で収明したようにパッファを介して 20 ソース配験134に出力される。以上のような影性のソ ース伺服動回路によりソース配線が騒響に選択されるこ とになる。

[0147]以上のように、nチャネル型TFTのみで サート関係的関格はよびリース関係的関係を設するこ とにより画業部および駆動回路をすべてnチャネル型T FTで形成することが可能となる。なお、ソース関係的 回路もしくはアート関係助回るのいずれかけを外付 のIC (典型的にはTCPもしくはCOG) とする場合 にも未実別は実施できる。

【0148】 (実施例5) 本実施例では、ソース側駆動 固路およびゲート側駆動回路をE型NTFT (E型NT FT) およびD型NTFT (D型NTFT) を視み合わ せて形成した場合について図15、図16を用いて段明 する。

【0149】図15はゲート側駆動回路の倒である。図 15において、140がシフトレジスタ、141がNA ND回路部、142がパッファ紙である。

(0150] ここでシフトレジスタ140は図4に示したシフトレジスタを具体的に図片にものである。まず 4143は白ワシグ信号線、144は度性が反抗したクロック信号線、145は正電源線 (V.)、146は技地電源線 (GND) である。そして、本実施例ではシフトレジスタ140を形成する基本単位として二つのフリップフロップ回路147a~147cが図示されている。なお、実際には夜数のフリップフロップ回路が選択法様されてシフトレジスタ140を形成しいる。

【0151】また、本実施例においてフリップフロップ 回路147aは図4に示したフリップフロップ回路40 0に対応し、フリップフロップ回路147bはフリップ 50 24 フロップ回路401に対応した回路構成となっている。 また、フリップフロップ回路147a~147cはE型N TFTおよびD型NTFTで形成される。

【0152】 フリップフロップ回路147sにおいて、 148は三型NTFTでゲートはクロック信号線143 は扱きわている。また、図3 (身) の構造のEDMO S回路148a~148cが図4に示すような配置で形成 される。なお、150は正電源線 (VMD) であり、15 は接地電影線 (GND) である。

10 【0.153】また、フリップフロップ回路1476はE型NTFT152のゲートが、毎位が反応したクロック 信号線144に接続されている点を除けばブリップフロップ回路147aと同じ回路構成である。

【0154】 そして、フリップフロップ回路 1 4 7 8 の 出力線 1 5 3 およびフリップフロップ回路 1 4 7 8 の 出 力線 1 5 4 1 k 1 N N D 回路 1 5 5 6 に 技験される。 な お、NAND 回路部 1 4 1 には三つのNAND 回路 1 5 5 8 ~ 1 5 5 にが図示されているが、実際には複数のNA ND 回路からなる。 NAND 回路は二つのフリップフロ ップ回路に一つに割合で配便されている。また、NAN D 回路 1 5 5 8 ~ 1 5 5 c は E 型 N T F T および D 型 N T T T 予規される。

【0155】 NAND回路155kにおいて、E型NT FT156のゲートには出か解しるが検験され、ソースには接受機器線151が検験され、ドレインにはE型 NTFT157が接続される。また、E型NTFT157のゲートには出か線154が接続され、ソースにはE型NTFT156のドレインが接続され、ソースにはE 出力降156のドレインが接続され、ドレインには出か線158が接続される。また、D型NTFT159のソースは正電源線160に接続され、ゲートおよびドレインは出か第158に接続され、ゲートおよびドレインは出り第158に接続される。

(0156) そして、NAND回路155aの出力線158はEDMOS回路(インパーク回路と呼んでも良い)161aに接続される。なお、パッファ部142には三つのEDMOS回路161a~161cが図示されているが、実際には性数のEDMOS回路からなる。

【0157】EDMOS回路161sにおいて、E型N TFT162のゲートは出力線15sに技験され、ソー スは負電振線(V_n) 163に接続され、ソー スは魚電振線(V_n) 163に接続され。ドレインは出 力 カ線(阿楽部のゲート配線に相当する)164に接続さ れる。また、D型NTFT165のゲートおよびドレイ ンは出力線164に接続され、ソースは正電源線160 に接続される。

【0158】次に、ソース側駆動回路の構成を図16比示す。図16比示すソース側駆動回路は図15比示したゲート側駆動回路は図15比示したケート側駆動回路は図15比示した66世行加えた構成となっており、シフトレジスタ140、NAN口回路部141およびパッファ部142は同じ回路を用いることができる。なお、この構成はアナログ駆動を行う場合の構成である。

【0159】また、本実施例ではトランスファゲート165a~165cとしてE型NTFTを並列に二つ設けているが、これは冗長設計であると同時に電流の供給能力を稼ぐための工夫である。また、166はビデオ信号線である。

【0160】ところで、本実施例においてデジクル駆動 を行う場合。図14に12明したラッチ122およびパ ファ第123をNAND回路部141の下に設ければ 負い。また、逆に実施例4において、図14に示したソ ース側駆動回路をアナログ駆動に対応させるにはラッチ 122を省略し、パッファ第123の後段に図16に示 したトランスファゲートを設ければ負い。

[0161]以上のように、nチャネル型TFTのみで ケート側駆動回路およびソース側駆動回路を形成するこ とにより開票用および駆動回路をすべてnチャネル型T FTで形成することが可能となる。なね、ソース側駆動 回路もしくはゲート側駆動回路のいずれか片方を分別の の1.Cチップとする場合にも未見明は実施できる。

[0162] (実施例6) 本実施例では、本発明のEL 死光装價における画条構造の一例を図17に示す。図1 7 (A) において、1701はゲート配線、1702は ソース配線、1703は正電影線、1704は負電源線 (接地電源車としても良い) である。また、1705~ 1708はE型NTFT、1709、1710はD型N TFTである。また、1711はEL集子であり、E型 NTFT1708に接接される。

[0163] 本実施例の画楽構造は、一画家の中に6個のTFTも設け、SRAM (スクティックラングストンスメモリ) を形成している。 具体的には複数の巨型NTFTもよび複数のD型NTFTでSRAMを形成して 30いる。このように本発明を実施するにあたって一画家に含まれるTFTの個数に概定せばない。

【0164】 なお、本実施例の面素構造の場合、E型N TFT1705がスイッチングアドアとして機能し、E 型NTFT1708が電流が縛下FTとして機能しる。 また、E型NTFT1706もよびD型NTFT170 9からなるインバータ回路とE型NTFT1707およ びD型NTFT1710からなるインバータ回路とを組 み合わせてメモリ機能を持たせている。

[0165] さらに、図17 (B) は図17 (A) に示 40 した隣接する二つの国業を負電部線1704を共通化し て対称に配置した例である。これにより耐楽部に設ける 配線の本数を低減することができ、簡素の高密度化が図 れる。

【0166】なお、本実施例の構成は、実施例1~実施 例5のいずれの構成とも組み合わせて実施することが可能である。

【0167】 (実施例7) 実施例4もしくは実施例5に 示したソース側駆動回路およびゲート側駆動回路は、被 品表示装置に用いることも可能である。即ち、図3 (A) に示したEEMOS回路、図3 (B) に示したE DMOS回路、図4 に示したシフトレジスタ、図1.3 に 示したゲート側駆動回路もしくは図1.4 に示したソース 段駆動回路はいずれも液晶表示装置の駆動回路として用 いることが可能である。

【0168】なお、液晶表示装置とは液晶パネルドFPC (フレキシブルブリントサーキット)が取り付けられた液晶モジュールを指す。なお、液晶モジュールには下PCの先にPWB(プリント配塞差別が設けられている場合も合むものとする。また、FPCにICを取り付

0 る場合も含むものとする。また、FPCにICを取り付けたTCP (Tape Carrier Package) の形態となっていても良い。また、COG (Chip On Glass) によりICを基板上に実装しても良い。

[0169] (実施側8) 本保明を実施するにあたって、下FTとしてはトップゲート型下FT (代表的にオプレータ型下FT) だけでなく、ボトムゲート型下FT (代表的には逆スタガ型下FT) を用いても良い。また、半球基板(代表的にはジリコン基板)に形成したMOSFETを用いることも可能である。

発光装費における囲業構造の一例を図17に示す。図1 20 [0170]なお、本実施例の構成は実施例1~実施例 7 (A) において、1701はゲート配限、1702は 7のいずれに含まれた構成とも組み合わせて実施するこ ソース配数、1708は1世配数は、1704は負数数数

[0171] (実施例9) 本発明を実施して形成された 現光設置もしては液晶表示核質は様々な電気器具の表示 部として用いることができる。本発明の電気器具として は、ビデオカメラ、デジタルカメラ、ゴーグル型ディス プレイ (ヘッドマウントディスプレイ)、カーナビゲー ションシステム、カーオーディオ、ノート型パーソナル コンピュータ、ゲーム機器、携者情報機関(モバイルコ ンピュータ、携帯電話、携帯型ゲーム機または電子書 第)、記憶媒体を備えた回線甲生装置などが挙げられ

30. 大れら植気部具の具体例を図20、図21に示す。 6. それら植気部具の具体例を図20、図21に示す。 {01.72】図20(A)はELディスプレイであり、 6体2001、支持台2002、表示部2003を含む。 本発明の発光装置もしくは液点表示装置は表示部2 003に用いることができる。表示部2003にEL発 光必要なく薄い表示部とすることができる。

【0173】図20(B) はビデオカメラであり、本体 2101、表示部2102、音声人力部2103、操作 スイッデ2104、パッテリー2105、受象部210 を含む、本発明の発光装置もしくは液晶表示装置は表示部2102に用いることができる。

[0174] 図20 (C) はデジタルカメラであり、本体2201、表示部2202、接服部2203、操作スッチ2204を含む、本発明の免光装置もしくは弦輪表示装置は表示部2202に用いることができる。

【0175】図20 (D) は記録媒体を備えた画像再生 装置(具体的にはDVD再生装置)であり、本体230 1、記録媒体 (CD、LDまたはDVD等)2302、 操作メイッテ2303、表示部(a) 2304、表示部(b) 2305を含む、表示部(a) は主として面像物等を表示し、表示部(b) は主として文字情報を表示するが、本発明の兒光装置もしくは液品表示装置はこれら表示部(a)、(b) に用いることができる。なお、配収媒体を痛えた面像再生装盤には、CD再生装置、ゲーム複数なども含まれうる。

【0.176】 図20 (E) は携帯型 (モバイル) コンピュータであり、本体2401、表示第2402、受険第2403、提作スイッチ2403、投口スロット24 10 5を含む、本発明の発光整備もしくは液晶光示器翼は表示第2402に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した投降媒体に情報を記職したり、それを再生したりすることができる。

10177] 図20(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2503、 キーボード2504を含む、本文明の発光装置もしくは 深風表示核菌は表示部2503に用いることができる。 101781また、上記権気器具はインターネットやで ATV (ケーブルテレビ)などの根子温信回線を通じて 配信された精整を表示することが多くなり、特に助画符 報を表示する機会が増してきている。表示部にEL現光 装置を用いた場合、EL見光核量の水を速度が昇率に高 いたの提れのない助面表示が可能となる。

【0179】また、EL発光装置は発光している部分が 電力を消費するため、発光部分が振力かなくなるように 情報を表示することが窒ましい。従って、携帯情報結 本、特に携帯構能やカーオーディオのような文字情報を 主とする表示部にEL発光整を用いる集合には、非現 30分を背景として文字情報を表光部分で形成するよう に駆動することが認ましい。

【0180】ここで図21 (A) は排布電話であり、キー操作を行う部位(操作派)2601、情報表示を行う部位(操作系列)2602、有限を行う部位(精報表示系列)2602であり、操作部2601年 よび情報表示部2602に連結部2603で連結している。また、操作部2601には音声入力部2604、超作キー2605が設けられ、情報表示第2602には音声力出力部2604、超信キー2605が設けられている。 【0181】本発明の発光とができる。なお、表示部2607に用いることでである。表示部2607に用いる工会ができる。なお、表示部2607に用いる場合、無色の背景に白色の文字を表示することで携帯電影の消費電力を抑えることができる。

《91821 図21(A)に示した財産協の場合、設示部2604に用いた足し発光装置にNMOS回路でセンサ (NMOSセンサ)を内蔵させ、指紋もしくは早期を読みとることで使用者を認証する認証システム用煙液として用いることもできる。また、外部の明るさ(度)を絞みとり、設定されたコントラストで植物表示が 50

可能となるように発光させることもできる。

【0183】さらに、機律又イッチ2605を使用している時に輝度を下げ、操作スイッチの使用が終わったら 輝度を上げることで低消費板力化することができる。ま た、策値した時に表示部2604の輝度を上げ、通路中 は輝度を下げることによっても低消費板力化することが できる。また、組続的に使用している場合に、リセット しない限り時間制御で表示がオフになるような機能を跨 たせることで座消費電力化を図ることもできる。なお、

これらはマニュアル制御であっても良い。
[0184]また、図21(別)はデディオであり、
管体2701、表示部2702、機作スイッチ270
3、2704を含む。本兄明の完光装置もしくは液を、 未実施例では車軽用オーディオ(カーオーディオ)を示すが、版え置き型のオーディオ(カーディオコンポータント)に用いても良い、なお、表示部2704に自己の文字を表示することで指数の力を換えられる。

[0185] さらに、以上に示した電気器具位、表示部 に用いた鬼光器像もしくは弦温表示器配に光センサを内 据させ、使用環境の明るさを検討する手段を設けること もできる。表示部にEL兒光波電を用いる場合、使用記 境の明らさに応じて鬼光輝度を実践させるような機能を 特なせることもできる。

【0186】具体的には表示部に用いたBL列光装置に NMOS回路で形成したイメージセンサ (面鉄、線状も しくは点状のセンサ)を設けたり、本体のしくは位体に CCD (Charge Coupled Device)を設けることで実立 できる。使用者は使用環境の明るさに基ペてコントラス


できる。使用者は使用環境の別の日とないでしてアテント ト比で100~150の別るさを確保できれば問題など 画像もしくは文字情報を認識できる。即ち、使用環境が 明るい場合は画像の脚度を上げて見やすくし、使用環境 が時い場合は画像の脚度を抑えて消費電力を抑えるとい ったことが可能である。


【0187】以上の概に、本発明の適用範囲は極めて広 く、あらゆる分野の電気器具に用いることが可能であ る。また、本実施例の電気器具は実施列1~5のいずれ の構成を含む死光装配もしくは液晶表示装配を用いてら あい。

[0188]


【発明の効果】本発明を実施することにより、高い歩位 まりで且っ低いコストで光取り出し効率の高い発光を 転逃することができ、画質が明るく安価な発光を行途 提供することができる。また、画質が明るく安価な発光 整置を表示部に用いることで画質が明ると接示器を守す る安価な鬼気器具を提供することが可ほとなる。 (図面の部数な説明)

【図1】 発光装置の新面构造を示す図。 【図2】 発光装置の画案部の回路构成を示す図。







E 7 1




[图9]




(医11)




[E 1 0]




【図12】




[图13]





[#R 1 5]





F F C 1931





プロントページの統合

(SI) int.Cl.' 焼型炉子 FI H 0 5 B 33/14 H 0 5 B 33/14 33/22 33/22 33/22 Fターム(参考) SK007 ABI1 ABI8 BA06 BB01 BB05 CA06 CB01 DA01 DB03 EB00 GA04 SC094 AA10 AA31 AA48 AA44 BA03

BA27 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 FA01 FA02 FB01 FB02 FB12 FB14 FB15 CB10 HA10

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS	٠
\square image cut off at top, bottom or sides	
FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
\square color or black and white photographs	
☐ GRAY SCALE DOCUMENTS	
I LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
☐ OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.